訂閱
糾錯
加入自媒體

解讀:IC封裝行業(yè)的最新技術(shù)和市場趨勢

芯粒為3D IC封裝錦上添花

還有一種使用芯粒(chiplet)的3D IC封裝,是由AMD發(fā)明的,臺積電、英特爾、華為海思都在研究。它可以實現(xiàn)CMOS器件與非CMOS器件的異構(gòu)集成,或許有助于讓摩爾定律繼續(xù)下去。這個想法是將一個大的SoC分解成更小的芯粒,以提高良率和降低成本,同時提高客戶的可重用性。芯粒模式允許設(shè)計人員像搭積木一樣制造芯片,利用各種IP而不考慮它們是在哪個節(jié)點或用什么技術(shù)制造的;它們可以構(gòu)建在各種材料上,包括硅、玻璃和層壓板。

芯粒有望延續(xù)摩爾定律

下一代IC設(shè)計人才必須懂封裝

美國喬治亞理工學院(Georgia Tech)教授、超大規(guī)模集成電路(VLSI)數(shù)字暨混合信號設(shè)計專家Arijit Raychowdhury表示,先進IC設(shè)計的新疆域在于封裝。


他說:“封裝是一個設(shè)計工程師必須了解的。”先進IC設(shè)計的重點已經(jīng)從工藝技術(shù)轉(zhuǎn)向封裝技術(shù),但問題在于“業(yè)界對于這種轉(zhuǎn)移將如何進展的了解不夠。”他認為臺積電是一家在這方面表現(xiàn)得比較好的公司。

他指出:“芯片產(chǎn)業(yè)已經(jīng)意識到,依循摩爾定律的工藝微縮速度已經(jīng)趨緩,而產(chǎn)業(yè)界似乎不愿意面對芯片設(shè)計即將發(fā)生的巨變──從工藝到封裝技術(shù)的轉(zhuǎn)變!

現(xiàn)在,晶體管微縮已經(jīng)接近極限,但從技術(shù)上來看,也許微縮演進的速度不如我們想的那么快。以內(nèi)存制造技術(shù)或后道工藝晶體管技術(shù)為例,他認為還會有很多新的東西出現(xiàn),產(chǎn)業(yè)界應(yīng)該在這個特定領(lǐng)域快速行動起來,去探討這方面的“黑魔法”。

面對封裝的技術(shù)演進和挑戰(zhàn),你準備好了嗎?

<上一頁  1  2  3  4  
聲明: 本文由入駐維科號的作者撰寫,觀點僅代表作者本人,不代表OFweek立場。如有侵權(quán)或其他問題,請聯(lián)系舉報。

發(fā)表評論

0條評論,0人參與

請輸入評論內(nèi)容...

請輸入評論/評論長度6~500個字

您提交的評論過于頻繁,請輸入驗證碼繼續(xù)

暫無評論

暫無評論

文章糾錯
x
*文字標題:
*糾錯內(nèi)容:
聯(lián)系郵箱:
*驗 證 碼:

粵公網(wǎng)安備 44030502002758號