如今,芯片動輒數(shù)以億計的晶體管數(shù)量和復雜程度都預示著,系統(tǒng)復雜度將拉開芯片設計產業(yè)的新時代。而人工智能將會在其中扮演重要角色,以機器學習為代表的人工智能技術手段,將改變芯片設計和驗證的方式。

文︱郭紫文

圖︱網絡

數(shù)字經濟正從數(shù)字化邁向智能化新階段,未來十年,智能經濟將成為產業(yè)發(fā)展的核心。在百度創(chuàng)始人、董事長兼首席執(zhí)行官李彥宏看來,“產業(yè)智能化在每一個領域都會發(fā)生�！蔽锫�(lián)網、云計算等技術的發(fā)展方向全部指向了智能化,“人工智能+”逐漸成為產業(yè)結構升級的驅動力。在智能化產業(yè)趨勢下,利用人工智能進行芯片設計也逐漸成為行業(yè)研究的熱門方向。

早在2020年4月,谷歌AI團隊便描述了一種基于機器學習的芯片設計方法。Google Brain總監(jiān)Jeff Dean指出,某些情況下,機器學習會做出比人類更加精準的決策,例如規(guī)劃芯片中的電路布局。該技術能夠極大地縮減研發(fā)設計周期,自動生成芯片布局方案,并且在功耗、性能和芯片面積(PPA)等關鍵參數(shù)指標上都有不俗的表現(xiàn)。

而前段時間,據(jù)Wired報道顯示,三星(Samsung)下一代Exynos處理器將采用AI進行芯片設計,人工智能設計軟件(DSO．ai)由新思科技(Synopsys)提供。這些芯片在設計完成并量產后,將會運用到三星智能手機、平板電腦中,并且有部分還將供貨給國產手機廠商。這就意味著,未來我們將有機會用上搭載由人工智能進行芯片設計的智能終端產品。

事實上,在利用AI設計芯片方面,三星只能算后來者。谷歌TPU(張量處理單元)采用人工智能優(yōu)化;英偉達利用人工智能技術生產GPU和云計算TPU平臺。這無疑都在傳遞同一個信號,即芯片設計即將走向人工智能時代。

AI正改變芯片設計方式

跟隨著摩爾定律的逐級演進,芯片內部的復雜度和集成度都呈指數(shù)級增長,芯片設計的難度也大幅度提升。傳統(tǒng)EDA工具的發(fā)展越來越跟不上日益增長的芯片設計規(guī)模和市場需求。業(yè)界一直在探索更加有效的方案,來提升芯片設計的效率,降低設計門檻。

“未來十年,AI(人工智能)將會成為芯片設計效率提升1000倍的關鍵。”新思科技CEO Aart de Geus認為,傳統(tǒng)摩爾定律已經達到物理極限,制造工藝逐漸朝著異構集成、系統(tǒng)級封裝、Chiplets等方向發(fā)展。如今,芯片動輒數(shù)以億計的晶體管數(shù)量和復雜程度都預示著,系統(tǒng)復雜度將拉開芯片設計產業(yè)的新時代。而人工智能將會在其中扮演重要角色,以機器學習為代表的人工智能技術手段,將改變芯片設計和驗證的方式。

在傳統(tǒng)EDA設計工具中,芯片架構探索、設計、驗證、布局布線等工作的人力占比巨大。為大幅削減人力物力、縮減設計周期,EDA設計工具逐漸朝著智能化趨勢發(fā)展。利用深度學習、強化學習等人工智能手段和方法,吸收過去的設計經驗和數(shù)據(jù),形成智能化EDA設計的全新方法論。智能化EDA設計能夠有效減少人力投入、縮短設計周期、提高芯片設計及生產的性能和精度。

以芯片布局布線為例,作為芯片設計最復雜最耗時的步驟之一,芯片布局布線需要綜合考慮功率、性能和面積(PPA),還需注意密度和布線擁塞等方面的限制。對于工程師來說,網表圖節(jié)點數(shù)量龐大、網表圖放置的網格粒度以及計算產生的高昂成本都是芯片布局布線的難點,需要數(shù)周的迭代才能找到滿足多項設計標準的解決方案。

芯片布局布線

按照谷歌論文的說法,利用人工智能僅需6個小時便能完成芯片的布局布線工作,同時在不違背布局密度和布線擁塞的前提下,節(jié)省面積、提高信號完整性和穩(wěn)定性,從而提高芯片可靠性。除芯片布局布線外,谷歌Apollo項目還將人工智能引入芯片架構探索,為芯片高效優(yōu)化架構提供了新的框架。

正如前面所說,人工智能正在影響甚至改變著芯片設計的方式。三星、英偉達等芯片制造商都在積極跟進人工智能驅動的芯片設計,縮短自身產品迭代周期,力求提升自身行業(yè)競爭力,以時間和技術博得市場先機。而對于EDA廠商而言,開發(fā)以AI為內驅的EDA工具,加速EDA芯片設計智能化,成為其搶奪市場的核心戰(zhàn)略。

EDA智能化趨勢

EDA智能化趨勢愈演愈烈,新思科技、楷登(Cadence)等EDA知名廠商紛紛下場,開始了一場以人工智能為基礎的EDA市場爭奪戰(zhàn)。這其中包括AI Outside和AI Inside兩方面布局,前者是通過EDA工具完善AI芯片的設計;后者將AI算法與EDA工具結合,優(yōu)化芯片設計。

對于新思科技而言,該公司于2020年初推出了DSO．ai技術,將AI引入EDA工具,提高芯片設計的抽象層次,降低設計難度和門檻。受到DeepMind AlphaZero的啟發(fā),新思科技DSO．ai解決方案利用人工智能和推理引擎,在芯片設計的巨大求解空間內觀察設計演變,并隨時調整參數(shù)和流程,通過強化學習來優(yōu)化PPA,提高芯片設計生產效率。

對于新思科技推出的人工智能EDA方案,三星設計平臺開發(fā)部執(zhí)行副總裁Jaehong Park也表示:“原本需要多位設計專家耗時一個多月才可完成的設計,DSO．ai只要短短3天即可完成。”

除三星之外,新思科技又與瑞薩電子(Renesas)展開了合作,將DSO．ai設計系統(tǒng)引入汽車芯片設計。

此外,新思科技還與IBM Research人工智能硬件中心密切合作,共同研發(fā)AI優(yōu)化算法、計算加速器及其技術架構,并提出了2029年將AI計算效率和性能提升1000倍的宏大愿景。

新思科技DSO．ai優(yōu)化芯片PPA

而對于另一家EDA巨頭Cadence,其布局布線工具Innovus內置AI算法及神經網絡算法,在混合擺放、快速布局規(guī)劃、時序壓降優(yōu)化、光刻壞點修復等方面提供了完整的解決方案。此外,該公司還發(fā)布了Cerebrus技術,直接集成到楷登工具鏈中,可用于芯片設計的全部流程,協(xié)同工程師一起對芯片功耗、性能和面積等進行優(yōu)化。Cerebrus采用機器學習技術來推動Cadence RTL-to-signoff實現(xiàn)流程,生產力提高十倍,設計實現(xiàn)PPA結果也有20%的提升。其增強學習模型可移植可重復使用,實現(xiàn)了自我優(yōu)化循環(huán)。

今年,芯華章也發(fā)布了EDA 2．0白皮書,提出后摩爾時代EDA全新的設計方法學,解決設計難、人才少、設計周期長、設計成本高等問題,用智能化的工具和服務化的平臺來縮短芯片需求到應用創(chuàng)新的周期。其中,自動化和智能化的發(fā)展路徑覆蓋了從芯片設計需求分析、芯片架構探索、設計生成、驗證、物理設計等一系列的流程。

在以人工智能為驅動的智能制造趨勢下,芯片設計等半導體上游產業(yè)面臨著智能化轉型。芯片復雜度和集成度不斷提升,EDA設計工具也在不斷更新升級,融合更多新的技術,以滿足芯片市場對更快更小的追求。無論是國外巨頭,還是國內新秀,都紛紛布局AI設計芯片,助力EDA工具從自動化走向智能化。

人與人工智能

一直以來,人工智能都飽受爭議,對于人工智能的信任和取代危機長期存在。誠然,用人工智能設計芯片將成為未來的趨勢,但這并非萬能藥。如新思科技人工智能實驗室主任廖仁億所說,人工智能是EDA未來的終極形式。既然是終極形式,那就意味著當前階段還沒有完善和成熟,還不具備取代人類的能力。

綜合而言,人工智能與人類智能相結合才是芯片設計發(fā)展的大勢所趨。一方面,現(xiàn)階段,人工智能EDA設計平臺都是基于現(xiàn)有數(shù)據(jù)進行算法訓練,只能針對布局布線、架構探索等部分步驟進行,具有很明顯的局限性,無法完全脫離人類工程師。

人工智能驅動的芯片設計還不具備完全自主決策的能力。芯片設計流程的復雜性要求每一個步驟都必須得到最佳結果,否則便會面臨流片失敗的巨大損失。因此,在這些流程中,需要有經驗豐富的工程師掌控全局,來確保AI跑出的結果是合理有效的。

另一方面,人工智能的優(yōu)勢在于增強,而非創(chuàng)造。它暫時還不具備完全獨立思考的能力,其所有的“思考能力”全部依賴于過往數(shù)據(jù)的整合分析和預測。只有人類智能才能突破從無到有的創(chuàng)造性技術,再利用人工智能顛覆傳統(tǒng)認知的極限,轉而反哺芯片設計的全部流程,從而實現(xiàn)人工智能與人類智能協(xié)同協(xié)作、遞歸完善的良性循環(huán)。